电阻电容二三极管：被小看的三个配角
每个画过板子的人，都在芯片电源脚旁边放过 0.1 μF 的电容。但问一句"为什么是 0.1 μF"，大部分人答不上来；再问"为什么它必须紧贴芯片放"，能答上来的更少。这两个问题背后，是电容的一个反直觉真相：你放下去的不是电容，是一个只会"在某个频段当电容"的东西。
这篇就讲电阻、电容、二极管、三极管这四个"配角"的真实面目。它们在教材里简单得无聊，在真实电路里全是脾气。
一、电容：一个自带"失效频率"的元件
1.1 真实模型：C + ESR + ESL 串联
理想电容的阻抗随频率升高而无限下降——频率越高，滤波越好。但实测曲线是 V 字形：降到某个最低点之后，阻抗掉头向上。原因藏在等效模型里：真实的贴片电容是理想电容 C、等效串联电阻 ESR、等效串联电感 ESL 的串联组合。低频时 C 主导，阻抗随频率下降；到自谐振频率 f0 = 1 / (2π√(C·L)) 时容抗与感抗抵消，阻抗等于 ESR，这是 V 字的谷底；过了这个点，ESL 主导，电容开始表现得像个电感。
一个 0.1 μF 的陶瓷电容，ESL 约 0.5–2 nH（贴片封装），自谐振频率落在 100–200 MHz 附近——恰好覆盖芯片开关噪声的主要频段（10–200 MHz）。这就是"0.1 μF"这个行规的来源：不是这个数有什么魔力，是它的自谐振点正好蹲在数字电路最吵的频段上。
但故事到这还没完。把电容装到电路板上，焊盘、走线、过孔的寄生电感会叠加进 ESL。电源完整性领域的经验数据是：布线不良时，安装后的等效电感能到 5 nH 量级，一个标称自谐振 100 MHz 的电容，装完之后有效谐振点可能掉到 20–40 MHz——布局能把电容的性能砍掉一半以上。所以去耦电容的第一规则不是"选什么值"，而是"放多近"：焊盘紧贴电源引脚，走线控制在 2–3 mm 以内，电源和地走线平行布线缩小回路面积。高速板里更讲究的做法是每个焊盘配独立过孔、甚至用盘中孔（via-in-pad），都是为了把这条电流回路的电感往下压。
1.2 为什么要多种容值并联
单靠一个 0.1 μF 盖不住全部频段：它对 10 MHz 以下的低频波动储能不足，对 500 MHz 以上又呈感性。工程做法是三个数量级接力：10 μF 管低频储能（自谐振几 MHz），0.1 μF 管中高频（几十到一两百 MHz），10 nF/1 nF 管更高频段。10 μF + 100 nF + 10 nF 并联的组合，能覆盖的频带宽度大约是单一电容的百倍量级——这是电源分配网络（PDN）设计里"每个电源轨至少三个容值"规则的来源。
顺带两个选型坑：介质材料别用 Y5V（直流偏置下容量能掉 70–80%，标称 10 μF 实际只剩 2–3 μF），功率去耦用 X7R/X5R；大容量储能仍常用钽电容或电解电容，因为它们 ESR 大、曲线平缓，适合前级板级滤波——ESR 不是越小越好，平坦比尖锐更适合滤波，这是 V 字曲线教给我们的第二个反直觉。
二、电阻：三个被忽略的参数
电阻大概是"最没脾气"的元件，但它的三个隐性参数会在特定场合冒头。
精度与温漂。 5% 和 1% 的差价不大，但用在分压采样（比如测电池电压）时，两个 1% 电阻的误差组合直接决定 ADC 读数的可信度。更隐蔽的是温漂（temperature coefficient），普通厚膜电阻 ±100~200 ppm/°C，温升 50 °C 就有 0.5–1% 的漂移——精度选了 1%、温漂不配，等于白选。
功率与封装。 0603 封装额定 1/10 W，0805 是 1/8 W。电阻发热 P = I²R，留一半余量是惯例。LED 限流这种场景 0603 够用；但如果是 12 V 转 5 V 的分压电阻上持续挂着电流，先算功率再定封装。
高频下的非理想性。 绕线电阻是电感，薄膜电阻也有寄生电感和寄生电容，在 MHz 以上频段阻抗不再恒定。好在数字电路里电阻用得比较"低速"，这条主要在射频和精密放大场合咬人。
三、二极管：不止 0.7 V 那点事
教材里二极管是"0.7 V 的单向阀"，真实器件至少要关心四件事：
压降不是定值。 肖特基二极管压降 0.2–0.4 V，硅管 0.7 V，但在整流大电流场合，导通损耗 P = VF × I——5 A 电流过一个 0.7 V 的硅整流管就是 3.5 W 的发热，这是开关电源用肖特基、进而用 MOSFET 同步整流替代二极管的根本原因（下一篇细讲）。反向恢复时间 trr（从导通切换到截止需要的纳秒级时间）是另一个高频杀手：反向恢复期间管子"双向导通"，在几百 kHz 的开关频率下损耗显著。
稳压管（齐纳）不是稳压器。 它靠反向击穿区的陡峭曲线钳位，但带载能力弱、精度一般，现代用途主要是保护（ESD、浪涌钳位）而不是供电。
LED 是电流器件。 正向压降由材料决定（红 2 V、蓝/白 3.2 V），亮度由电流决定。计算限流电阻 R = (U电源 − VF) / I，10–20 mA 是普通指示灯的舒适区。直接接电源不串电阻，LED 会在指数曲线上冲到几倍额定电流——烧管子的从来不是电压，是不受控的电流。
续流二极管是电感负载的保命件。 继电器、电机线圈断电瞬间，电感电流无处可去，会产生几十到几百伏的反峰击穿驱动管。反并联一个二极管给这股电流一条泄放回路，是"开关电感必配续流"这条铁律的出处。
四、三极管/MOS管：从放大到开关的立场转变
分立三极管在模电教材里主讲放大，但在嵌入式里 95% 的用途是开关：MCU 的 20 mA 引脚，通过它去驱动 100 mA 的继电器、500 mA 的电机。
NPN 三极管当开关，三个要点：基极必须串电阻（发射结就是个二极管，直连 GPIO 等于短路二极管，限流电阻按 负载电流 / β × 3 倍余量 取值，常用 1 kΩ）；饱和压降 VCE(sat) 约 0.2–0.3 V，乘上负载电流就是管子发热；开关频率上不去（存储时间限制），几十 kHz 以上交给 MOS 管。
NMOS 管是现代开关的主角：栅极几乎不取直流电流（电压驱动），导通电阻 RDS(on) 毫欧级，AO3400 这类小管子能扛几安培。选 MOS 主要看三个数：VGS(th) 要和驱动电平匹配（3.3 V 的 MCU 选"VGS(th) < 2 V 且标明 2.5/4.5V 下 RDS(on)"的 Logic-level 管）；RDS(on) 决定导通损耗；栅极电荷 Qg 决定开关损耗和驱动电流。低边开关 NMOS、高边开关 PMOS/NMOS+自举，这个组合拳在电机驱动和电源里反复出现。
五、回到那张 0.1 μF 的电容
现在可以完整回答开头的问题了。芯片工作时的电流是瞬变的——几千 MHz 的时钟在每ns级翻转负载，电源网络来不及通过长路径送电，就近的电容先用储存的电荷顶上。0.1 μF 陶瓷电容的自谐振点恰好覆盖这个瞬变的主要频段，所以它蹲在芯片脚边；装得远、走线长，寄生电感把它的谐振点拉低，它就顶不住了——去耦电容的本质，是在正确的频段、正确的位置，放一个"还能当电容用"的电容。
四个配角的共同启示：**没有理想的元件，只有"在你的频段、你的温度、你的功率下还够用"的元件。**数据手册给的参数表，就是在告诉你"够用"的边界在哪。
参考文献
- Smith, L. D., et al. "Power Distribution System Design Methodology and Capacitor Selection for Modern CMOS Technology." IEEE Transactions on Advanced Packaging, vol. 22, no. 3, 1999, pp. 284–291.（PDN 设计与去耦电容选择的奠基性论文）
- Sanyal, A. & Chandra, S. "EMI/EMC Aware PDN Design: A Review." IEEE Journal of Emerging and Selected Topics in Industrial Electronics, 2023.（PDN 阻抗与电磁兼容综述）
- Tedford, D. J. "A Practical Guide to Decoupling Capacitor Placement." 通力有限公司应用笔记.（安装电感与谐振频率偏移的实测数据）
- Montrose, M. I. Printed Circuit Board Design Techniques for EMC Compliance. Wiley-IEEE Press, 2000.（去耦电容布局规则）
- 1N4001–1N4007 系列二极管数据手册, ON Semiconductor / Vishay.
- AO3400A N-Channel MOSFET Datasheet, AOSemi.
- 《电子元器件从入门到精通》, 人民邮电出版社.
下一篇顺着"整流损耗"这条线往深走：从 7805 到 GaN 快充：一颗充电头里的电源进化史——65 W 充电头为什么能做得比打火机还小，反激、准谐振、同步整流、氮化镓分别在解决什么问题。
本文采用 署名-非商业性使用-相同方式共享 4.0 国际 许可协议，转载请注明出处。
